复杂异构集成推动半导体测试创新
先进封装和芯粒需要复杂而灵活的测试策略
异构集成正在推动半导体行业发展创新，而与此同时，这项技术也增加了芯片设计的复杂性，进而对测试提出了更高要求。自动测试设备（ATE）行业正在积极应对，通过研发和利用更先进的测试设备，来满足异构芯片测试的多样化功能和接口需求。其中包括针对不同通信协议、功率域和热特性的测试，最终目的是确保能够按照自行设定的参数和性能标准来测试每一组集成元器件。
异构集成概述
异构芯片，又称为异构集成，涉及到将多个单独制造的元器件（如处理器、内存、传感器等）组合到单个封装或系统级封装（SiP）中。以这种方式组合的元器件称为“芯粒”，过程中可以采用不同的工艺和材料。图1为一种异构集成的形式。
图1：来源：Applied Materials
SiP融合了丰富的技术和材料，相比传统的同质芯片，能够更高效地执行多重计算任务。得益于此，系统设计人员可以在更小的空间内，实现更高的性能、更低的功耗和更强大的功能。与此同时，相较于单片器件，芯粒尺寸更小，这使得其良率显著提高。因此，在芯片缺陷密度相同的情况下，芯粒的成本更低，如图2所示。这些因素是推动AI、5G和IoT等先进应用发展的关键动力。这些应用要求在严格的功耗和空间限制下，满足多样化和高强度的计算需求。
图2：来源：Wikimedia Commons
随着技术不断进步，几乎任何芯片都能根据应用需求整合到异构封装中。因此，测试资源必须能够测试几乎所有类型的功能，同时兼顾成本效益，灵活覆盖从低端到高端的各种产品。
对测试行业的全面影响
因为测试繁杂度的增加，测试行业需要更先进的测试设备（如泰瑞达的UltraFLEXplus），还可能需要延长测试时间。因此，优化质量成本势在必行。然而，由于不同元器件之间可能会发生相互作用，确保异构芯片的可靠性面临更大挑战。
良率管理也变得更加复杂，因为任何元器件的缺陷都可能影响芯片的整体功能。灵活的测试解决方案可能要涵盖专门的测试算法和夹具，以便准确评估每个独特芯片的性能和可靠性。
灵活的测试策略必不可少
为了应对先进数字芯片和异构集成的复杂性，我们需要采取一系列测试策略。动态测试覆盖将ATE和系统级测试（SLT）联系起来，进而可以在模拟最终使用环境的条件下，对半导体待测芯片进行评估。泰瑞达的Titan SLT平台就能实现此类功能。在需要高水平系统性能测试的半导体测试环境中，它能提供灵活性、可扩展性和高密度等优势。动态测试覆盖通过模拟真实场景，能够有效识别那些潜在的故障。该策略通过平衡测试成本以及改善故障检测，来帮助优化质量成本。此外，它还使制造商能够利用数据分析来提高良率，确保只有高质量的产品才能进入市场。
左移和右移策略进一步平衡了整个制造流程的测试覆盖率。左移将测试移至开发过程的早期，通过尽早发现和解决缺陷来降低总体成本。右移刚好相反，它将测试延至后期阶段，甚至在制造后期，以确保在产品交付消费者之前可以发现任何潜在缺陷。这些策略共同发挥作用，从而优化成本、质量和良率。
测试复杂性带来挑战
2.5D/3D封装中合格裸片（KGD）和合格中介层（KGI）的测试会遇到许多必须重视的挑战。集成非常复杂，3D堆叠的裸片和中介层会形成多层互连，进而实现多样化的功能。元器件的小型化加大了难度，这让硅通孔（TSV）等连接更加复杂，测试探针可用的物理空间更小。
裸片内的缺陷可能仅在元器件集成后才会显现出来。堆叠和键合过程本身可能会因为热应力和机械应力而引入新的缺陷或加剧现有缺陷。元器件堆叠后，访问每一层进行测试会变得更加困难，需部署先进的探测技术和测试访问机制。
高速互连（包括TSV结构）使测试环境进一步复杂化。TSV让硅芯片间实现垂直连接，对于高密度、高性能封装至关重要。但这种技术非常深奥，在信号完整性、热管理、制造变异性和测试可及性方面都存在重大挑战，也让测试变得更加困难。可测试性设计（DFT）方法必须进行调整，以适应3D封装测试的特定要求，确保实现全面的故障覆盖并尽量减少测试逃逸。为了提高先进3D半导体封装的可靠性和性能，制造商可以集成内建自测（BIST）结构，扩展边界扫描技术，实施热感知测试，确保抗缺陷能力符合要求，以及采用分层测试方法。
作为测试领域的领军企业，泰瑞达始终遵循IEEE 1838标准，正利用其全面的3D堆叠集成电路测试访问架构框架，有效应对这些挑战。IEEE 1838制定了标准化测试接口和协议，确保可以在统一的框架下测试不同制造商生产的不同元器件。该标准支持模块化测试访问架构，允许在不同层和元器件上进行可扩展且灵活的测试。结合基于IEEE 1838指南的BIST电路和DFT特性，有助于实现更高的故障覆盖率。为此，泰瑞达利用UltraFLEX和UltraFLEXplus以及ETS-88测试设备为更复杂的芯片提供测试支持。相关方案不仅能提升测试精度，还能降低客户的拥有成本。
着眼未来，持续创新
半导体行业在对更高性能、更高集成度、更低功耗的不懈追求中加速发展。通用芯粒高速互联（UCIe）等行业互连标准以及共封装硅光子等新兴技术的出现，对半导体测试产生了重大影响。
UCIe和硅光子技术使互连变得更加复杂，业界需要先进的测试方法来确保信号完整性和出色性能。这包括对高速信号进行精确特性分析，以及对光子元器件进行严格测试。
共封装解决方案需要有效的热管理策略来防止过热并确保可靠运行。测试必须考虑热效应，并采用热感知测试技术。
随着这些新兴技术的蓬勃发展，半导体行业将持续提升性能、增强集成能力并进一步改善能效表现。然而，测试的复杂度也会随之增加，这就要求相关企业不断发展新型测试方法和设备，以应对异构系统带来的独特挑战。通过迎合技术发展潮流，采用标准化方法和灵活的测试策略，测试行业将助力下一代半导体芯片实现可靠、高效的生产。